inria-00113725, version 1
Passerelle à base de processeurs réseaux pour le contrôle des flux de grille
Sébastien Soudan
1Pascale Primet
1
(2006)
Résumé : Les grilles de calcul hautes performances sont aujourd'hui constituées de grappes d'ordinateurs interconnectées par des réseaux de coeur sur-dimensionnés. Cependant les liens d'accès dont les débits restent inférieurs aux débits disponibles au sein d'une grappe, constituent de sévères goulets d'étranglement. Nous proposons d'optimiser les performances globales des grilles par une organisation et un contrôle des transferts permettant à l'ordonnanceur de tˆaches de planifier les communications en même temps que les tâches. En se basant sur un nouveau modèle de réservation de ressource réseau dans la grille, cet article présente l'architecture d'équipements en charge de l'allocation et du contrôle de la ressource réseau à l'interface LAN/WAN. Pour implanter cette solution tout en conservant les d´ebits d'accés (1 Gb/s), nous avons d´evelopp´e un prototype bas´e sur la technologie des Network Processors IXP2400 d'INTEL. Nous discutons ici les principaux choix conceptuels et quelques résultats expérimentaux.
- 1 : RESO (INRIA Rhône-Alpes)
- INRIA – CNRS : UMR5668 – École Normale Supérieure - Lyon
- Domaine : Informatique/Réseaux et télécommunications
- Référence interne : Colloque francophone sur l'Ingénierie des Protocoles - CFIP 2006
- Commentaire : Poster à l'occasion du colloque CFIP 2006 : 4 pages
- inria-00113725, version 1
- http://hal.inria.fr/inria-00113725
- oai:hal.inria.fr:inria-00113725
- Contributeur : Inria Rhône-Alpes Documentation
- Soumis le : Lundi 20 Novembre 2006, 11:29:33
- Dernière modification le : Lundi 20 Novembre 2006, 11:29:33






Documents associés
Exporter