tel-00554210, version 1
Conception d'architectures reconfigurables dynamiquement : Du silicium au système
Université Rennes 1 (2010-10-22), Daniel Etiemble (Pr.)
Résumé : Les travaux de recherche, dont la synthèse est présentée dans ce manuscrit, portent sur la conception de systèmes reconfigurables dynamiquement. L'évolution constante des applications et le besoin toujours croissant de performances imposent le développement de nouvelles architectures performantes et flexibles. Ces contraintes ont amené à une complexification des architectures, de leurs mécanismes de reconfiguration et de leur gestion. Dans le premier axe de travail, nous proposons des architectures offrant un bon compromis performances, consommation d'énergie, flexibilité. Afin de simplifier la conception de ces architectures et de leur gestion nous avons proposé un langage de description haut niveau qui permet de générer l'architecture mais aussi de paramétrer ses outils de développement. Les systèmes sur puce moderne incluent un grand nombre de fonctionnalités hétérogènes, et doivent faire face à des problèmes liés à la réduction des dimensions technologiques. Pour répondre à ces difficultés, le concept de réseau intégré sur silicium semble prometteur. Dans notre deuxième axe, nous étudions de nouveaux codages et l'utilisation de nouvelles technologies pour réduire la consommation des interconnexions tout en améliorant leur fiabilité. Nous travaillons également à la définition de réseaux flexibles adaptés au paradigme de la reconfiguration dynamique. L'émergence de systèmes intégrant une zone reconfigurable dynamiquement nécessite l'emploi d'outils et de mécanismes spécifiques. En particulier, la présence d'un système d'exploitation adapté devient nécessaire. Celui-ci doit être capable, au minimum, d'ordonnancer les tâches à exécuter, d'assurer le partage des moyens de communication et d'offrir un modèle de déploiement d'applications indépendant de l'architecture cible. Le deuxième enjeu de cet axe vient de la nécessité de développer des architectures tolérantes aux fautes. Ainsi la mise en place de gestions spécifiques permet de développer des systèmes reconfigurables dynamiquement sûrs de fonctionnement.
- a – Université de Rennes 1
- 1 :
- INRIA – CNRS : UMR6074 – École normale supérieure de Cachan - ENS Cachan – Institut National des Sciences Appliquées (INSA) - Rennes – Université de Rennes 1
- Domaine : Sciences de l'ingénieur/Micro et nanotechnologies/Microélectronique
Informatique/Réseaux et télécommunications - Mots-clés : Architecture reconfigurable – conception – OS embarqué – FPGA – Tolérance aux fautes – Interconnexions – NoC
- tel-00554210, version 1
- http://tel.archives-ouvertes.fr/tel-00554210
- oai:tel.archives-ouvertes.fr:tel-00554210
- Contributeur :
- Soumis le : Lundi 10 Janvier 2011, 14:45:23
- Dernière modification le : Jeudi 13 Janvier 2011, 12:34:48




Documents associés
Exporter