inria-00108072, version 1

A compact Multi-Chip-Module Implementation of a Multi-Precision Neural Network Classifier

Amine Bermak ^a, Dominique Martinez ^b, 1

IEEE International Symposium on Circuits and Systems - ISCAS'2001 3 (2001) 249-252

• a –  EDITH COWAN UNIVERSITY
• b –  CNRS
• 1 :  CORTEX (INRIA Lorraine - LORIA)
• 
  INRIA – CNRS : UMR7503 – Université Henri Poincaré - Nancy I – Université Nancy II – Institut National Polytechnique de Lorraine (INPL) France

Références bibliographiques

• Type de publication : Communications avec actes
• Domaine : Informatique/Autre
• Titre : A compact Multi-Chip-Module Implementation of a Multi-Precision Neural Network Classifier
• Résumé : This paper describes a novel Multi-Chip Module (MCM) digital implementation of a reconfigurable multi-precision neural network classifier. The design is based on a scalable systolic architecture with a user defined topology and arithmetic precision of the neural network. Indeed, the MCM integrates 64/32/16 neurons with a corresponding accuracy of 4/8/16-bits. A prototype has been designed and successfully tested in CMOS 0.7 $\mu$m technology.
• Langue du document : Anglais
• Date de publication : 05/2001
• Audience : internationale
• Titre conférence : IEEE International Symposium on Circuits and Systems - ISCAS'2001
• Ville : Sydney, Australia
• Date conférence : 05/2001
• Editeur commercial : none
• Volume : 3
• Pagination : 249-252
• Mots-clés : neural networks – vlsi || réseaux de neurones – vlsi
• Commentaire : Colloque avec actes et comité de lecture. internationale.
• Référence interne : A01-R-044 || bermak01a

• inria-00108072, version 1
• http://hal.inria.fr/inria-00108072
• oai:hal.inria.fr:inria-00108072
• Contributeur : Publications Loria <>
• Soumis le : Jeudi 19 Octobre 2006, 15:40:46
• Dernière modification le : Mardi 24 Octobre 2006, 12:08:59