An FPGA architecture for solving the Table Maker's Dilemma

Florent De Dinechin 1, 2 Jean-Michel Muller 1 Bogdan Pasca 1 Alexandru Plesco 3
1 ARENAIRE - Computer arithmetic
Inria Grenoble - Rhône-Alpes, LIP - Laboratoire de l'Informatique du Parallélisme
3 COMPSYS - Compilation and embedded computing systems
Inria Grenoble - Rhône-Alpes, LIP - Laboratoire de l'Informatique du Parallélisme
Abstract : Solving the Table Maker's Dilemma, for a given function and a given target floating-point format, requires testing the value of the function, with high precision, at a very large number of consecutive values. We give an algorithm that allows for performing such computations on a very regular architecture, and present an FPGA implementation of that algorithm.
Type de document :
Communication dans un congrès
Application-Specific Systems, Architectures and Processors (ASAP), 2011 IEEE International Conference on, Sep 2011, Santa Monica, United States. IEEE Computer Society, pp.187-194, 2011, 〈10.1109/ASAP.2011.6043267〉
Liste complète des métadonnées

Littérature citée [8 références]  Voir  Masquer  Télécharger

https://hal-ens-lyon.archives-ouvertes.fr/ensl-00640063
Contributeur : Jean-Michel Muller <>
Soumis le : lundi 14 novembre 2011 - 13:49:41
Dernière modification le : lundi 14 novembre 2011 - 14:01:20
Document(s) archivé(s) le : mercredi 15 février 2012 - 02:20:41

Fichier

PID1914885.pdf
Fichiers produits par l'(les) auteur(s)

Identifiants

Collections

Citation

Florent De Dinechin, Jean-Michel Muller, Bogdan Pasca, Alexandru Plesco. An FPGA architecture for solving the Table Maker's Dilemma. Application-Specific Systems, Architectures and Processors (ASAP), 2011 IEEE International Conference on, Sep 2011, Santa Monica, United States. IEEE Computer Society, pp.187-194, 2011, 〈10.1109/ASAP.2011.6043267〉. 〈ensl-00640063〉

Partager

Métriques

Consultations de
la notice

443

Téléchargements du document

177