Sélection d'instructions et ordonnancement parallèle simultanés pour la conception de processeurs spécialisés - Inria - Institut national de recherche en sciences et technologies du numérique Accéder directement au contenu
Communication Dans Un Congrès Année : 2011

Sélection d'instructions et ordonnancement parallèle simultanés pour la conception de processeurs spécialisés

Résumé

Ce papier présente une méthode basée sur la programmation par contraintes qui résout de manière simultanée la sélection d'instructions et l'ordonnancement parallèle pour des processeurs spécialisés. Cette phase prend en entrée une bibliothèque de motifs, soit générée, soit décrite manuellement par le concepteur. Les résultats expérimentaux montrent une amélioration du temps d'exécution des applications allant jusqu'à un facteur 2 pour un surcoût matériel de 5,45%. Cette méthode est intégrée à un flot de conception mis en œuvre grâce aux techniques avancées du génie logiciel. Ce flot offre au concepteur la possibilité de décrire à haut niveau les instructions spécialisées et s'appuie sur les outils de synthèse pour en déterminer la latence.
Fichier principal
Vignette du fichier
SympA2011.pdf (318.23 Ko) Télécharger le fichier
Origine : Fichiers produits par l'(les) auteur(s)
Loading...

Dates et versions

hal-00640999 , version 1 (14-11-2011)

Identifiants

  • HAL Id : hal-00640999 , version 1

Citer

Antoine Floch, François Charot, Steven Derrien, Kevin Martin, Antoine Morvan, et al.. Sélection d'instructions et ordonnancement parallèle simultanés pour la conception de processeurs spécialisés. Symposium en Architecture de Machines (Sympa'14), May 2011, St Malo, France. ⟨hal-00640999⟩
236 Consultations
238 Téléchargements

Partager

Gmail Facebook X LinkedIn More