FPGA modeling for SoC design exploration

Dominique Blouin 1 Eric Senn 2 Robin Bonamy 3 Daniel Chillet 3 Sebastien Bilavarn 4 Christian Samoyeau 5
1 Lab-STICC - Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (UMR 3192)
2 Lab-STICC_UBS_CACS_MOCS
Lab-STICC - Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance
3 CAIRN - Energy Efficient Computing ArchItectures with Embedded Reconfigurable Resources
Inria Rennes – Bretagne Atlantique , IRISA-D3 - ARCHITECTURE
4 LEAT - Laboratoire d'Electronique, Antennes et Télécommunications
5 InPixal [Rennes]
Type de document :
Communication dans un congrès
HEART (International Workshop on Highly-Efficient Accelerators and Reconfigurable Technologies, Jun 2011, London, United Kingdom. 2011
Liste complète des métadonnées
https://hal.inria.fr/hal-00650630
Contributeur : Daniel Chillet <>
Soumis le : dimanche 11 décembre 2011 - 21:14:29
Dernière modification le : lundi 25 février 2019 - 15:14:11

Identifiants

  • HAL Id : hal-00650630, version 1

Collections

INSTITUT-TELECOM | INRIA | UNIV-RENNES1 | IRISA | UNIV-BREST | UNICE | LAB-STICC_UBS | LAB-STICC | IRISA-D3 | UR1-UFR-ISTIC | ENIB | LAB-STICC_ENIB | UNIV-COTEDAZUR | UNIV-RENNES

Citation

Dominique Blouin, Eric Senn, Robin Bonamy, Daniel Chillet, Sebastien Bilavarn, et al.. FPGA modeling for SoC design exploration. HEART (International Workshop on Highly-Efficient Accelerators and Reconfigurable Technologies, Jun 2011, London, United Kingdom. 2011. 〈hal-00650630〉

Exporter

BibTeX TEI DC DCterms EndNote

Partager

Métriques

Consultations de la notice

1166

Contact


archive-ouverte@inria.fr