Real-time scheduling on heterogeneous system-on-chip architectures using an optimised artificial neural network

Type de document :
Article dans une revue
Journal of System Architectures, Elsevier North-Holland, Inc., 2011, 57, pp.340-353. 〈10.1016/j.sysarc.2011.01.004〉
Liste complète des métadonnées

https://hal.inria.fr/hal-00650650
Contributeur : Daniel Chillet <>
Soumis le : dimanche 11 décembre 2011 - 22:06:07
Dernière modification le : mercredi 16 mai 2018 - 11:23:26

Identifiants

Citation

Daniel Chillet, Antoine Eiche, Sébastien Pillement, Olivier Sentieys. Real-time scheduling on heterogeneous system-on-chip architectures using an optimised artificial neural network. Journal of System Architectures, Elsevier North-Holland, Inc., 2011, 57, pp.340-353. 〈10.1016/j.sysarc.2011.01.004〉. 〈hal-00650650〉

Partager

Métriques

Consultations de la notice

1266