Résumé : Nous développons un crypto-processeur RNS pour ECC sur Fp à la fois très rapide et robuste face à certaines SCA. Dans ce article court, nous décrivons l'utilisation de RNS pour ECC, l'architecture générale de notre crypto-processeur et son implantation sur FPGA. Nous présentons un nouvel algorithme d'inversion modulaire RNS basé sur l'algorithme d'Euclide binaire étendu qui permet une accélération d'un facteur 6.
Type de document :
Communication dans un congrès
Colloque national du GDR SoC-SiP - 2013, Jun 2013, Lyon, France. 2013
https://hal.inria.fr/hal-00830610
Contributeur : Arnaud Tisserand
<>
Soumis le : mercredi 5 juin 2013 - 14:33:12
Dernière modification le : mercredi 11 avril 2018 - 02:01:29
Document(s) archivé(s) le : vendredi 6 septembre 2013 - 04:12:20
Karim Bigou, Arnaud Tisserand. Crypto-processeur ECC en RNS sur FPGA avec inversion modulaire rapide. Colloque national du GDR SoC-SiP - 2013, Jun 2013, Lyon, France. 2013. 〈hal-00830610〉
