| HAL-Inria | Publications, software ... of Inria's scientists |
Conference papers
Crypto-processeur ECC en RNS sur FPGA avec inversion modulaire rapide
Résumé : Nous développons un crypto-processeur RNS pour ECC sur Fp à la fois très rapide et robuste face à certaines SCA. Dans ce article court, nous décrivons l'utilisation de RNS pour ECC, l'architecture générale de notre crypto-processeur et son implantation sur FPGA. Nous présentons un nouvel algorithme d'inversion modulaire RNS basé sur l'algorithme d'Euclide binaire étendu qui permet une accélération d'un facteur 6.
Cited literature [10 references]
https://hal.inria.fr/hal-00830610
Contributor : Arnaud Tisserand <>
Submitted on : Wednesday, June 5, 2013 - 2:33:12 PM
Last modification on : Friday, July 10, 2020 - 4:02:35 PM
Document(s) archivé(s) le : Friday, September 6, 2013 - 4:12:20 AM
Contributor : Arnaud Tisserand <>
Submitted on : Wednesday, June 5, 2013 - 2:33:12 PM
Last modification on : Friday, July 10, 2020 - 4:02:35 PM
Document(s) archivé(s) le : Friday, September 6, 2013 - 4:12:20 AM
File
article_colloque_gdrsoc13.pdf
Files produced by the author(s)