Crypto-processeur ECC en RNS sur FPGA avec inversion modulaire rapide

Karim Bigou 1 Arnaud Tisserand 1, *
* Auteur correspondant
1 CAIRN - Energy Efficient Computing ArchItectures with Embedded Reconfigurable Resources
Inria Rennes – Bretagne Atlantique , IRISA-D3 - ARCHITECTURE
Résumé : Nous développons un crypto-processeur RNS pour ECC sur Fp à la fois très rapide et robuste face à certaines SCA. Dans ce article court, nous décrivons l'utilisation de RNS pour ECC, l'architecture générale de notre crypto-processeur et son implantation sur FPGA. Nous présentons un nouvel algorithme d'inversion modulaire RNS basé sur l'algorithme d'Euclide binaire étendu qui permet une accélération d'un facteur 6.
Type de document :
Communication dans un congrès
Colloque national du GDR SoC-SiP - 2013, Jun 2013, Lyon, France. 2013
Liste complète des métadonnées

Littérature citée [10 références]  Voir  Masquer  Télécharger
https://hal.inria.fr/hal-00830610
Contributeur : Arnaud Tisserand <>
Soumis le : mercredi 5 juin 2013 - 14:33:12
Dernière modification le : jeudi 15 novembre 2018 - 11:57:39
Document(s) archivé(s) le : vendredi 6 septembre 2013 - 04:12:20

Fichier

article_colloque_gdrsoc13.pdf
Fichiers produits par l'(les) auteur(s)

Identifiants

  • HAL Id : hal-00830610, version 1

Collections

INRIA | IRISA | IRISA-D3 | UR1-UFR-ISTIC | UNIV-RENNES

Citation

Karim Bigou, Arnaud Tisserand. Crypto-processeur ECC en RNS sur FPGA avec inversion modulaire rapide. Colloque national du GDR SoC-SiP - 2013, Jun 2013, Lyon, France. 2013. 〈hal-00830610〉

Exporter

BibTeX TEI DC DCterms EndNote

Partager

Métriques

Consultations de la notice

468

Téléchargements de fichiers

338

Contact


archive-ouverte@inria.fr