CentraleSupélec (3, rue Joliot Curie,
Plateau de Moulon,
91192 GIF-SUR-YVETTE Cedex - France)
Résumé : Nous développons un crypto-processeur RNS pour ECC sur Fp à la fois très rapide et robuste face à certaines SCA. Dans ce article court, nous décrivons l'utilisation de RNS pour ECC, l'architecture générale de notre crypto-processeur et son implantation sur FPGA. Nous présentons un nouvel algorithme d'inversion modulaire RNS basé sur l'algorithme d'Euclide binaire étendu qui permet une accélération d'un facteur 6.
https://hal.inria.fr/hal-00830610
Contributor : Arnaud Tisserand
<>
Submitted on : Wednesday, June 5, 2013 - 2:33:12 PM
Last modification on : Thursday, October 10, 2019 - 10:49:15 AM
Long-term archiving on: Friday, September 6, 2013 - 4:12:20 AM
Karim Bigou, Arnaud Tisserand. Crypto-processeur ECC en RNS sur FPGA avec inversion modulaire rapide. Colloque national du GDR SoC-SiP - 2013, Jun 2013, Lyon, France. ⟨hal-00830610⟩
