Skip to Main content Skip to Navigation
Conference papers

Crypto-processeur ECC en RNS sur FPGA avec inversion modulaire rapide

Karim Bigou 1 Arnaud Tisserand 1, *
* Corresponding author
1 CAIRN - Energy Efficient Computing ArchItectures with Embedded Reconfigurable Resources
Inria Rennes – Bretagne Atlantique , IRISA-D3 - ARCHITECTURE
Résumé : Nous développons un crypto-processeur RNS pour ECC sur Fp à la fois très rapide et robuste face à certaines SCA. Dans ce article court, nous décrivons l'utilisation de RNS pour ECC, l'architecture générale de notre crypto-processeur et son implantation sur FPGA. Nous présentons un nouvel algorithme d'inversion modulaire RNS basé sur l'algorithme d'Euclide binaire étendu qui permet une accélération d'un facteur 6.
Complete list of metadatas

Cited literature [10 references]  Display  Hide  Download

https://hal.inria.fr/hal-00830610
Contributor : Arnaud Tisserand <>
Submitted on : Wednesday, June 5, 2013 - 2:33:12 PM
Last modification on : Friday, July 10, 2020 - 4:02:35 PM
Document(s) archivé(s) le : Friday, September 6, 2013 - 4:12:20 AM

File

article_colloque_gdrsoc13.pdf
Files produced by the author(s)

Identifiers

  • HAL Id : hal-00830610, version 1

Citation

Karim Bigou, Arnaud Tisserand. Crypto-processeur ECC en RNS sur FPGA avec inversion modulaire rapide. Colloque national du GDR SoC-SiP - 2013, Jun 2013, Lyon, France. ⟨hal-00830610⟩

Share

Metrics

Record views

525

Files downloads

402