Implementation of the Z-Buffer algorithm on a reconfigurable network of processors - Inria - Institut national de recherche en sciences et technologies du numérique Accéder directement au contenu
Article Dans Une Revue International Journal of Pattern Recognition and Artificial Intelligence Année : 1992

Implementation of the Z-Buffer algorithm on a reconfigurable network of processors

Jian-Jin Li
Serge Miguet
Laboratoire de l'Informatique du Parallélisme
CV
Yves Robert
Laboratoire de l'Informatique du Parallélisme

Résumé

no abstract

Domaines

Calcul parallèle, distribué et partagé [cs.DC]

Equipe Roma  : Connectez-vous pour contacter le contributeur

https://inria.hal.science/hal-00857064

Soumis le : lundi 2 septembre 2013-17:54:06

Dernière modification le : jeudi 11 mai 2023-11:56:10

Fichier non déposé

Dates et versions

hal-00857064 , version 1 (02-09-2013)

Identifiants

  • HAL Id : hal-00857064 , version 1

Citer

Jian-Jin Li, Serge Miguet, Yves Robert. Implementation of the Z-Buffer algorithm on a reconfigurable network of processors. International Journal of Pattern Recognition and Artificial Intelligence, 1992, 6 (2-3), pp.417-436. ⟨hal-00857064⟩

Exporter

BibTeX XML-TEI Dublin Core DC Terms EndNote DataCite

Collections

ENS-LYON CNRS INRIA UNIV-LYON1 LABEXIMU UDL
56 Consultations
0 Téléchargements

Partager

Gmail Facebook X LinkedIn More