Analyse formelle du protocole ACE : cohérence de caches des systèmes sur puce
Abstract
Les architectures des systèmes sur puce (System-on-Chip, SoC) d'aujourd'hui intègrent de nombreux composants différents tels que les processeurs, les accélérateurs, les mémoires et les blocs d'entrée/sortie, certains pouvant contenir des caches. Etant donné que l'effort de validation basée sur la simulation, actuellement utilisée dans l'industrie, croît de façon exponentielle avec la complexité des SoCs, nous nous intéressons à des techniques de vérification formelle. Nous utilisons la boîte à outils CADP pour développer et valider un modèle formel d'un SoC générique conforme à la spécification ACE, récemment proposée par ARM dans le but de mettre en \oe uvre la cohérence de cache au niveau système.
Fichier principal
main.pdf (87.92 Ko)
Télécharger le fichier
ETR2013-AKposter.v3.pdf (1.49 Mo)
Télécharger le fichier
Origin : Files produced by the author(s)
Format : Other