Placement en Ligne de Tâches sur Architecture Dynamiquement Reconfigurable Hétérogène - Inria - Institut national de recherche en sciences et technologies du numérique Accéder directement au contenu
Poster Année : 2014

Placement en Ligne de Tâches sur Architecture Dynamiquement Reconfigurable Hétérogène

Résumé

Les architectures dynamiquement et partiellement reconfigurables tels les FPGAs sont actuellement de type hétérogène avec des blocs DSP, RAM et d'interface de communication en complément des éléments logiques. Cependant, dans la plupart des approches de placement en ligne de tâches, l'architecture reconfigurable est modélisée comme une architecture homogène (avec des éléments logique exclusivement). Dans ce travail, nous proposons un modèle d'architecture reconfigurable hétérogène défini dans le projet FP7 Flextiles. Une heuristique de placement en ligne de tâches sur architecture hétérogène, multi-contexte, dynamiquement et partiellement reconfigurable est également proposée. Ce type d'architecture permet de charger le bitstream d'une tâche dans une deuxième couche de la mémoire de reconfiguration tandis que la première couche correspond à la tâche en cours d'exécution.
Fichier non déposé

Dates et versions

hal-01061009 , version 1 (04-09-2014)

Identifiants

  • HAL Id : hal-01061009 , version 1

Citer

Quang Hoa Le, Emmanuel Casseau, Antoine Courtay. Placement en Ligne de Tâches sur Architecture Dynamiquement Reconfigurable Hétérogène. Colloque GDR SOC-SIP, Jun 2014, Paris, France. 2014. ⟨hal-01061009⟩
204 Consultations
0 Téléchargements

Partager

Gmail Facebook X LinkedIn More