L'article étudie les plus longues chaînes de dépendances (LDC) entre instructions dans l'exécution des applications de la suite de benchmarks cBench. Deux modèles d'exécution sont mis en oeuvre. Le modèle séquentiel reproduit le fonctionnement d'un processeur actuel. Le modèle parallèle correspond à un processeur idéal qui disposerait de la trace d'exécution et d'un déploiement complet de l'espace nécessaire au stockage des données et résultats. Les LDC du modèle parallèle sont composées des dépendances Lecture Après Ecriture (LAE) entre données issues de l'algorithme alors que les LDC du modèle séquentiel ajoutent d'innombrables dépendances de données architecturales, enchâssant le calcul dans un carcan qui en enlève tout le parallélisme. L'enlèvement de toutes ces dépendances parasites est nécessaire pour paralléliser l'exécution. Cela peut être fait par le matériel à condition de pouvoir i) extraire les instructions en parallèle, ii) étendre le renommage des registres à la mémoire et iii) éliminer les vraies dépendances sur le pointeur de pile et sur les compteurs de boucles vectorisables. Mots-clés : parallélisation automatique, parallélisme d'instructions, plus longue chaîne de dépendances, séquentialisation de l'extraction, séquentialisation de la pile.