Transforming TLP into DLP with the Dynamic Inter-Thread Vectorization Architecture

Sajith Kalathingal 1 Sylvain Collange 1 Bharath Narasimha Swamy 1 André Seznec 1
1 ALF - Amdahl's Law is Forever
Inria Rennes – Bretagne Atlantique , IRISA-D3 - ARCHITECTURE
Résumé : Les threads des applications SPMD (single-program, multiple-data) exécutent souvent les mêmes instructions sur des données différentes. Nous proposons l'architecture de vectorisation dynamique inter-thread (DITVA) pour tirer parti de ce parallélisme de données (DLP) implicite dans les applications SPMD pour créer des instructions vectorielles dynamiques à l'exécution. DITVA étend un processeur SMT avec unité SIMD par un mode d'exécution à vectorisation inter-thread. Dans ce mode, les instructions identiques de plusieurs threads synchronisés sont agrégées en une instruction SIMD unique. DITVA tire parti des instructions SIMD existantes, équilibre le TLP et DLP par une hiérarchie warp/thread, et maintient la compatibilité binaire avec les architectures CPU existantes.
Type de document :
Rapport
[Research Report] RR-8830, Inria Rennes Bretagne Atlantique. 2015
Liste complète des métadonnées

Littérature citée [35 références]  Voir  Masquer  Télécharger

https://hal.inria.fr/hal-01244938
Contributeur : Sylvain Collange <>
Soumis le : mercredi 16 décembre 2015 - 14:36:12
Dernière modification le : mercredi 16 mai 2018 - 11:23:28
Document(s) archivé(s) le : samedi 29 avril 2017 - 16:44:14

Fichier

RR-8830.pdf
Fichiers produits par l'(les) auteur(s)

Identifiants

  • HAL Id : hal-01244938, version 1

Citation

Sajith Kalathingal, Sylvain Collange, Bharath Narasimha Swamy, André Seznec. Transforming TLP into DLP with the Dynamic Inter-Thread Vectorization Architecture. [Research Report] RR-8830, Inria Rennes Bretagne Atlantique. 2015. 〈hal-01244938〉

Partager

Métriques

Consultations de la notice

613

Téléchargements de fichiers

218