Plateforme matérielle–logicielle d'émulation de fautes pour des opérateurs arithmétiques
Abstract
Nous présentons les premiers développements d'une plateforme matérielle–logicielle d'ému-lation de fautes dans des opérateurs arithmétiques matériels. Basée sur un réseau de cartes FPGA intégrant des processeurs multicoeurs embarqués et un serveur pour les outils de CAO, elle permet d'évaluer rapidement et précisément de nombreuses techniques de détection de fautes appliquées à différents opérateurs arithmétiques. Mots-clés : tolérance aux fautes, émulation de faute, FPGA, conception matérielle–logicielle.
Origin : Files produced by the author(s)
Loading...