Plateforme matérielle–logicielle d'émulation de fautes pour des opérateurs arithmétiques

Pierre Guilloux 1 Arnaud Tisserand 1, *
* Auteur correspondant
1 CAIRN - Energy Efficient Computing ArchItectures with Embedded Reconfigurable Resources
Inria Rennes – Bretagne Atlantique , IRISA-D3 - ARCHITECTURE
Résumé : Nous présentons les premiers développements d'une plateforme matérielle–logicielle d'ému-lation de fautes dans des opérateurs arithmétiques matériels. Basée sur un réseau de cartes FPGA intégrant des processeurs multicoeurs embarqués et un serveur pour les outils de CAO, elle permet d'évaluer rapidement et précisément de nombreuses techniques de détection de fautes appliquées à différents opérateurs arithmétiques. Mots-clés : tolérance aux fautes, émulation de faute, FPGA, conception matérielle–logicielle.
Type de document :
Document associé à des manifestations scientifiques
Compas 2016 : Conférence d’informatique en Parallélisme, Architecture et Système, Jul 2016, Lorient, France. pp.8, 〈http://compas2016.sciencesconf.org/〉
Liste complète des métadonnées

Littérature citée [5 références]  Voir  Masquer  Télécharger

https://hal.inria.fr/hal-01313051
Contributeur : Arnaud Tisserand <>
Soumis le : lundi 9 mai 2016 - 14:58:35
Dernière modification le : vendredi 16 novembre 2018 - 01:38:09
Document(s) archivé(s) le : mardi 15 novembre 2016 - 23:43:06

Fichier

article-compas2016.pdf
Fichiers produits par l'(les) auteur(s)

Identifiants

  • HAL Id : hal-01313051, version 1

Citation

Pierre Guilloux, Arnaud Tisserand. Plateforme matérielle–logicielle d'émulation de fautes pour des opérateurs arithmétiques. Compas 2016 : Conférence d’informatique en Parallélisme, Architecture et Système, Jul 2016, Lorient, France. pp.8, 〈http://compas2016.sciencesconf.org/〉. 〈hal-01313051〉

Partager

Métriques

Consultations de la notice

341

Téléchargements de fichiers

187