Plateforme matérielle–logicielle d'émulation de fautes pour des opérateurs arithmétiques

Pierre Guilloux 1 Arnaud Tisserand 1, *
* Corresponding author
1 CAIRN - Energy Efficient Computing ArchItectures with Embedded Reconfigurable Resources
Inria Rennes – Bretagne Atlantique , IRISA-D3 - ARCHITECTURE
Résumé : Nous présentons les premiers développements d'une plateforme matérielle–logicielle d'ému-lation de fautes dans des opérateurs arithmétiques matériels. Basée sur un réseau de cartes FPGA intégrant des processeurs multicoeurs embarqués et un serveur pour les outils de CAO, elle permet d'évaluer rapidement et précisément de nombreuses techniques de détection de fautes appliquées à différents opérateurs arithmétiques. Mots-clés : tolérance aux fautes, émulation de faute, FPGA, conception matérielle–logicielle.
Complete list of metadatas

Cited literature [5 references]  Display  Hide  Download

https://hal.inria.fr/hal-01313051
Contributor : Arnaud Tisserand <>
Submitted on : Monday, May 9, 2016 - 2:58:35 PM
Last modification on : Thursday, October 10, 2019 - 10:49:15 AM
Long-term archiving on: Tuesday, November 15, 2016 - 11:43:06 PM

File

article-compas2016.pdf
Files produced by the author(s)

Identifiers

  • HAL Id : hal-01313051, version 1

Citation

Pierre Guilloux, Arnaud Tisserand. Plateforme matérielle–logicielle d'émulation de fautes pour des opérateurs arithmétiques. Compas 2016 : Conférence d’informatique en Parallélisme, Architecture et Système, Jul 2016, Lorient, France. pp.8. ⟨hal-01313051⟩

Share

Metrics

Record views

386

Files downloads

236