Un processeur SIMT généraliste synthétisable

Sylvain Collange 1, *
* Corresponding author
1 PACAP - Pushing Architecture and Compilation for Application Performance
IRISA-D3 - ARCHITECTURE, Inria Rennes – Bretagne Atlantique
Résumé : Nous présentons Simty, un processeur massivement multi-threadé qui assemble dynamiquement des instructions SIMD à partir de code scalaire multi-thread. Il exécute le jeu d'instructions RISC-V (RV32-I). Contrairement aux processeurs SIMD ou SIMT existants tels que les GPU, Simty accepte du code binaire compilé pour des processeurs généralistes sans nécessiter la moindre extension du jeu d'instructions ni modification du compilateur. Le processeur est décrit en RTL synthétisable. Un prototype sur FPGA valide le passage à l'échelle jusqu'à 64 warps ou 64 threads par warp.
Document type :
Conference papers
Complete list of metadatas

Cited literature [1 references]  Display  Hide  Download

https://hal.inria.fr/hal-01345070
Contributor : Sylvain Collange <>
Submitted on : Wednesday, July 13, 2016 - 11:29:40 AM
Last modification on : Thursday, February 7, 2019 - 2:59:40 PM

Identifiers

  • HAL Id : hal-01345070, version 1

Citation

Sylvain Collange. Un processeur SIMT généraliste synthétisable. Conférence d’informatique en Parallélisme, Architecture et Système (Compas), Jul 2016, Lorient, France. ⟨hal-01345070⟩

Share

Metrics

Record views

483

Files downloads

422