Un processeur SIMT généraliste synthétisable

Sylvain Collange 1, *
* Auteur correspondant
1 PACAP - Pushing Architecture and Compilation for Application Performance
IRISA-D3 - ARCHITECTURE, Inria Rennes – Bretagne Atlantique
Résumé : Nous présentons Simty, un processeur massivement multi-threadé qui assemble dynamiquement des instructions SIMD à partir de code scalaire multi-thread. Il exécute le jeu d'instructions RISC-V (RV32-I). Contrairement aux processeurs SIMD ou SIMT existants tels que les GPU, Simty accepte du code binaire compilé pour des processeurs généralistes sans nécessiter la moindre extension du jeu d'instructions ni modification du compilateur. Le processeur est décrit en RTL synthétisable. Un prototype sur FPGA valide le passage à l'échelle jusqu'à 64 warps ou 64 threads par warp.
Type de document :
Communication dans un congrès
Conférence d’informatique en Parallélisme, Architecture et Système (Compas), Jul 2016, Lorient, France
Liste complète des métadonnées

Littérature citée [1 références]  Voir  Masquer  Télécharger

https://hal.inria.fr/hal-01345070
Contributeur : Sylvain Collange <>
Soumis le : mercredi 13 juillet 2016 - 11:29:40
Dernière modification le : mercredi 16 mai 2018 - 11:24:11

Identifiants

  • HAL Id : hal-01345070, version 1

Citation

Sylvain Collange. Un processeur SIMT généraliste synthétisable. Conférence d’informatique en Parallélisme, Architecture et Système (Compas), Jul 2016, Lorient, France. 〈hal-01345070〉

Partager

Métriques

Consultations de la notice

410

Téléchargements de fichiers

322