Skip to Main content Skip to Navigation
Conference papers

Un processeur SIMT généraliste synthétisable

Caroline Collange 1
1 PACAP - Pushing Architecture and Compilation for Application Performance
Inria Rennes – Bretagne Atlantique , IRISA-D3 - ARCHITECTURE
Résumé : Nous présentons Simty, un processeur massivement multi-threadé qui assemble dynamiquement des instructions SIMD à partir de code scalaire multi-thread. Il exécute le jeu d'instructions RISC-V (RV32-I). Contrairement aux processeurs SIMD ou SIMT existants tels que les GPU, Simty accepte du code binaire compilé pour des processeurs généralistes sans nécessiter la moindre extension du jeu d'instructions ni modification du compilateur. Le processeur est décrit en RTL synthétisable. Un prototype sur FPGA valide le passage à l'échelle jusqu'à 64 warps ou 64 threads par warp.
Document type :
Conference papers
Complete list of metadatas

Cited literature [17 references]  Display  Hide  Download

https://hal.inria.fr/hal-01345070
Contributor : Caroline Collange <>
Submitted on : Wednesday, October 7, 2020 - 6:39:42 PM
Last modification on : Saturday, October 10, 2020 - 3:07:24 AM

File

Collange_Simty_Compas16.pdf
Files produced by the author(s)

Identifiers

  • HAL Id : hal-01345070, version 2

Citation

Caroline Collange. Un processeur SIMT généraliste synthétisable. Compas 2016 - Conférence d’informatique en Parallélisme, Architecture et Système, Jul 2016, Lorient, France. ⟨hal-01345070v2⟩

Share

Metrics

Record views

20

Files downloads

35