Skip to Main content Skip to Navigation
New interface
Poster communications

Plateforme matérielle–logicielle à bas coût pour l'émulation de fautes

Pierre Guilloux 1 Arnaud Tisserand 1 
1 CAIRN - Energy Efficient Computing ArchItectures with Embedded Reconfigurable Resources
Inria Rennes – Bretagne Atlantique , IRISA-D3 - ARCHITECTURE
Résumé : Nous présentons les premiers développements d'une plateforme matérielle–logicielle d'émulation de fautes basée sur un réseau de cartes FPGA avec processeurs multicoeurs embarqués et un serveur pour les outils de CAO.
Complete list of metadata

https://hal.inria.fr/hal-01346576
Contributor : Arnaud TISSERAND Connect in order to contact the contributor
Submitted on : Tuesday, July 19, 2016 - 11:40:52 AM
Last modification on : Wednesday, February 2, 2022 - 3:57:48 PM

Licence

Copyright

Identifiers

  • HAL Id : hal-01346576, version 1

Citation

Pierre Guilloux, Arnaud Tisserand. Plateforme matérielle–logicielle à bas coût pour l'émulation de fautes. Colloque du GDR SoC-SiP, Jun 2016, Nantes, France. . ⟨hal-01346576⟩

Share

Metrics

Record views

283

Files downloads

181