A Many-core Parallelizing Processor

Katarzyna Porada 1 Bernard Goossens 1
1 DALI - Digits, Architectures et Logiciels Informatiques
LIRMM - Laboratoire d'Informatique de Robotique et de Microélectronique de Montpellier, UPVD - Université de Perpignan Via Domitia
Abstract : This paper presents a new many-core processor design to parallelize by hardware. The parallel run is built from a deterministic parallelization of the sequential trace, hence inheriting its order. The code pieces are distributed according to the sequential order in a way which favors neighbor cores communications. The ordered placement simplifies the processor interconnect and the memory sharing. The paper presents a VHDL implementation of a 64-core version of the processor. The synthesized prototype proves that the automatic parallelization technique works and the speed and size of the synthesis show that the design is scalable.
Type de document :
Rapport
[Technical Report] Université de Perpignan Via Domita. 2017
Liste complète des métadonnées

Littérature citée [16 références]  Voir  Masquer  Télécharger

https://hal.inria.fr/hal-01558374
Contributeur : Katarzyna Porada <>
Soumis le : vendredi 7 juillet 2017 - 15:19:00
Dernière modification le : mardi 10 octobre 2017 - 10:30:39

Fichier

Technical_report.pdf
Fichiers produits par l'(les) auteur(s)

Licence


Copyright (Tous droits réservés)

Identifiants

  • HAL Id : hal-01558374, version 1

Collections

Citation

Katarzyna Porada, Bernard Goossens. A Many-core Parallelizing Processor . [Technical Report] Université de Perpignan Via Domita. 2017. 〈hal-01558374〉

Partager

Métriques

Consultations de
la notice

22

Téléchargements du document

7