Utilisation de la compression Block Low-Rank pour accélérer un solveur direct creux supernodal

Grégoire Pichon 1
1 HiePACS - High-End Parallel Algorithms for Challenging Numerical Simulations
LaBRI - Laboratoire Bordelais de Recherche en Informatique, Inria Bordeaux - Sud-Ouest
Résumé : La résolution de systèmes linéaires creux est une opération de base dans la modélisation de nombreux problèmes physiques, comme l’électromagnétique ou l’astrophysique. Ce papier se focalise sur le solveur supernodal PaStiX et propose l’introduction de techniques de rang faible pour réduire la complexité en temps et en mémoire du solveur. Plus précisément, le schéma de compression Block Low-Rank (BLR) est utilisé pour exploiter le rang faible des blocs apparaissant dans la résolution directe de systèmes creux. Une première approche, appelée Minimal Memory, permet de réduire l’empreinte mémoire du solveur jusqu’à un facteur 4.4 sur une architecture multi-threadée, composée de 24 threads et de 128 Go de mémoire. Une seconde stratégie, appelée Just-In-Time, permet de réduire le temps de résolution jusqu’à un facteur 3.3. Ces deux approches, couplées avec deux techniques classiques de compression – décomposition en valeurs singulières (SVD) et l’algorithme Rank-Revealing QR (RRQR) – sont comparées en termes de temps, consommation mémoire et stabilité numérique.
Type de document :
Communication dans un congrès
Conférence d’informatique en Parallélisme, Architecture et Système (ComPAS'17), Jun 2017, Sophia Antipolis, France
Liste complète des métadonnées

Littérature citée [6 références]  Voir  Masquer  Télécharger

https://hal.inria.fr/hal-01585660
Contributeur : Gregoire Pichon <>
Soumis le : lundi 11 septembre 2017 - 17:48:47
Dernière modification le : mercredi 11 juillet 2018 - 14:44:01

Fichier

blr.pdf
Fichiers produits par l'(les) auteur(s)

Identifiants

  • HAL Id : hal-01585660, version 1

Collections

Citation

Grégoire Pichon. Utilisation de la compression Block Low-Rank pour accélérer un solveur direct creux supernodal. Conférence d’informatique en Parallélisme, Architecture et Système (ComPAS'17), Jun 2017, Sophia Antipolis, France. 〈hal-01585660〉

Partager

Métriques

Consultations de la notice

149

Téléchargements de fichiers

69