Time4Sys – Integrating Timing Verification in your Engineering Practices

Loïc Fejoz 1 Lionel Havet 1 Aurélien Didier 2 Benoit Viaud 2 Anh-Toan Bui Long 3 Thanh Dat Nguyen 3 Yassine Ouhammou 3 Emmanuel Grolleau 3 Adriana Gogonel 4, 5 Cristian Maxim 4, 5 Liliana Cucu-Grosjean 5, 4 Rafik Henia 6 Laurent Rioux 6 Nicolas Sordon 7 Nicolas Ayache 7 Joris Rehm 7
1 RTaW - Realtime-at-Work
2 ARTAL Technologies
3 LIAS - Laboratoire d'Informatique et d'Automatique pour les Systèmes
4 KOPERNIC - Adapter le raisonnement pire cas à différentes criticités
Inria de Paris
5 AOSTE2 - Models and methods of analysis and optimization for systems with real-time and embedded contraints
Inria de Paris
6 Thales Research and Technology [Palaiseau]
7 ClearSy Systems Engineering
Type de document :
Poster
RTSS@Work 2018 - 39th IEEE Real-Time Systems Symposium Workshop, Dec 2018, Nashville, United States. 2018, 〈http://2018.rtss.org/rtsswork/〉
Liste complète des métadonnées
https://hal.inria.fr/hal-01957504
Contributeur : Liliana Cucu-Grosjean <>
Soumis le : lundi 17 décembre 2018 - 13:44:37
Dernière modification le : mercredi 6 février 2019 - 10:16:06

Identifiants

  • HAL Id : hal-01957504, version 1

Collections

UNIV-POITIERS | INRIA-ROCQ | INRIA | UNIV-COTEDAZUR

Citation

Loïc Fejoz, Lionel Havet, Aurélien Didier, Benoit Viaud, Anh-Toan Bui Long, et al.. Time4Sys – Integrating Timing Verification in your Engineering Practices. RTSS@Work 2018 - 39th IEEE Real-Time Systems Symposium Workshop, Dec 2018, Nashville, United States. 2018, 〈http://2018.rtss.org/rtsswork/〉. 〈hal-01957504〉

Exporter

BibTeX TEI DC DCterms EndNote

Partager

Métriques

Consultations de la notice

19

Contact


archive-ouverte@inria.fr