Worst-Case Reaction Time Optimization on Deterministic Multi-Core Architectures with Synchronous Languages - Inria - Institut national de recherche en sciences et technologies du numérique Accéder directement au contenu
Communication Dans Un Congrès Année : 2019

Worst-Case Reaction Time Optimization on Deterministic Multi-Core Architectures with Synchronous Languages

Domaines

Systèmes embarqués Architectures Matérielles [cs.AR] Informatique et langage [cs.CL]
Fichier principal
Vignette du fichier
rtcsa19-final.pdf (2.08 Mo) Télécharger le fichier
Origine : Fichiers produits par l'(les) auteur(s)

Alain Girault  : Connectez-vous pour contacter le contributeur

https://inria.hal.science/hal-02400009

Soumis le : lundi 9 décembre 2019-12:35:21

Dernière modification le : jeudi 4 avril 2024-20:51:20

Archivage à long terme le : mardi 10 mars 2020-17:39:05

Télécharger pour visualiser

Dates et versions

hal-02400009 , version 1 (09-12-2019)

Identifiants

Citer

Nicolas Hili, Alain Girault, Eric Jenn. Worst-Case Reaction Time Optimization on Deterministic Multi-Core Architectures with Synchronous Languages. 25th IEEE International Conference on Embedded and Real-Time Computing Systems and Applications (RTCSA'19), Aug 2019, Hangzhou, China. pp.10, ⟨10.1109/RTCSA.2019.8864570⟩. ⟨hal-02400009⟩

Exporter

BibTeX XML-TEI Dublin Core DC Terms EndNote DataCite

Collections

UNIV-RENNES1 UGA CNRS INRIA IRISA LIG INRIA2 LIG-MFML-SPADES UR1-MATH-STIC UR1-UFR-ISTIC IRT_SAINT-EXUPERY UNIV-RENNES UR1-MATH-NUM LIG_SIDCH
76 Consultations
348 Téléchargements

Altmetric

Partager

Gmail Facebook X LinkedIn More