Verification and synthesis using real quantifier elimination - Inria - Institut national de recherche en sciences et technologies du numérique Accéder directement au contenu
Communication Dans Un Congrès Année : 2011

Verification and synthesis using real quantifier elimination

Domaines

Calcul formel [cs.SC] Logique en informatique [cs.LO] Réseaux moléculaires [q-bio.MN] Géométrie algébrique [math.AG] Systèmes dynamiques [math.DS]

Thomas Sturm  : Connectez-vous pour contacter le contributeur

https://hal.science/hal-03142063

Soumis le : mardi 16 février 2021-13:46:45

Dernière modification le : lundi 8 avril 2024-10:32:52

Consulter le texte intégral

Dates et versions

hal-03142063 , version 1 (16-02-2021)

Identifiants

Citer

Thomas Sturm, Ashish Tiwari. Verification and synthesis using real quantifier elimination. Proc. ISSAC 2011, Jun 2011, San Jose, United States. pp.329, ⟨10.1145/1993886.1993935⟩. ⟨hal-03142063⟩

Exporter

BibTeX XML-TEI Dublin Core DC Terms EndNote DataCite

Collections

CNRS INRIA UNIV-LORRAINE INRIA2 TDS-MACS LORIA LORIA-FM
44 Consultations
1 Téléchargements

Altmetric

Partager

Gmail Facebook X LinkedIn More