Évaluation polynomiale en-ligne de fonctions élémentaires sur FPGA

Jean-Luc Beuchat 1 Arnaud Tisserand 1
1 ARENAIRE - Computer arithmetic
Inria Grenoble - Rhône-Alpes, LIP - Laboratoire de l'Informatique du Parallélisme
Résumé : Cet article présente une architecture matérielle pour l'évaluation de fonctions élémentaires en arithmétique en-ligne sur circuits FPGA. Les points particuliers traités sont la détermination automatique de " bons " polynômes d'approximation, et la génération automatique de la description VHDL synthétisables des opérateurs correspondants. Cette approche a été implantée et validée sur des circuits FPGA Xilinx.
Document type :
Reports
Complete list of metadatas

Cited literature [22 references]  Display  Hide  Download

https://hal.inria.fr/inria-00072031
Contributor : Rapport de Recherche Inria <>
Submitted on : Tuesday, May 23, 2006 - 7:36:28 PM
Last modification on : Thursday, February 7, 2019 - 4:45:04 PM
Long-term archiving on : Sunday, April 4, 2010 - 10:49:53 PM

Identifiers

  • HAL Id : inria-00072031, version 1

Collections

Citation

Jean-Luc Beuchat, Arnaud Tisserand. Évaluation polynomiale en-ligne de fonctions élémentaires sur FPGA. [Rapport de recherche] RR-4557, INRIA. 2002. ⟨inria-00072031⟩

Share

Metrics

Record views

216

Files downloads

473