VSDF : Synchronous Data Flow for VLSI

Alain Kerihuel 1 Roderick Mcconnell 1 Sanjay Rajopadhye 1
1 API - Parallel VLSI Architectures
IRISA - Institut de Recherche en Informatique et Systèmes Aléatoires, INRIA Rennes
Abstract : This article describes a modified Synchronous Data Flow model which is suitable for modeling synchronous VLSI circuits. The target model takes advantage of the synchronous nature of the operations to eliminate buffering between circuits where possible. We introduce a temporal notation, and define functions relevant to constructing a system.
Type de document :
Rapport
[Research Report] RR-2337, INRIA. 1994
Liste complète des métadonnées

https://hal.inria.fr/inria-00074339
Contributeur : Rapport de Recherche Inria <>
Soumis le : mercredi 24 mai 2006 - 15:05:54
Dernière modification le : mercredi 16 mai 2018 - 11:23:02
Document(s) archivé(s) le : dimanche 4 avril 2010 - 22:15:46

Fichiers

Identifiants

  • HAL Id : inria-00074339, version 1

Citation

Alain Kerihuel, Roderick Mcconnell, Sanjay Rajopadhye. VSDF : Synchronous Data Flow for VLSI. [Research Report] RR-2337, INRIA. 1994. 〈inria-00074339〉

Partager

Métriques

Consultations de la notice

173

Téléchargements de fichiers

215