Skip to Main content Skip to Navigation
Reports

Réseaux systoliques spécifiques à base du processeur API15C

Patrice Frison 1 Eric Gautrin 1 Dominique Lavenier 1 Jean-Luc Scharbarg 1
1 API - Parallel VLSI Architectures
IRISA - Institut de Recherche en Informatique et Systèmes Aléatoires, INRIA Rennes
Résumé : API15C est un processeur systolique VLSI étudié et réalisé à l'IRISA. Cette puce de 45.000 transistors (CMOS 2mm) a été conçue comme une brique de base pour être exploitée par différentes architectures systoliques (linéaires, bidimensionnelles,...) de type SIMD. C'est un processeur 16bits disposant de 3 ports d'entrées/sorties parallèles. Etant prévu pour fonctionner dans un environnement SIMD, il n'intègre pas de séquenceur interne. Par contre, son jeu d'instructions comporte quelques opérations spécifiques permettant d'exeéuter d'une manière élégante, un certain nombre d'instructions conditionnelles. API15C est piloté par une horloge à 2 phases non recouvrantes et exécute une instruction par cycle à une fréquence maximum de 10 MIPS. Ce papier montre comment API15C peut etre utilisé dans diverses architectures systoliques. Nous montrons en particulier, qu'il est tres bien adapté pour résoudre des problèmes tels que la transmission de valeurs initiales aux processeurs péripheriques d'un tableau de processeurs. Nous décrivons également 2 réalisations à base du processeur API15C. La première est un réseau linéaire de 18 éléments dont la vocation est de couvrir une large gamme d'applications. La seconde est un réseau bidimensionnel tronqué, spécialement adapté à un type de calcul particulier : la comparaison de chaînes de caractères.
Document type :
Reports
Complete list of metadata

https://hal.inria.fr/inria-00075331
Contributor : Rapport de Recherche Inria <>
Submitted on : Wednesday, May 24, 2006 - 5:59:19 PM
Last modification on : Thursday, February 11, 2021 - 2:48:03 PM
Long-term archiving on: : Tuesday, April 12, 2011 - 10:36:05 PM

Identifiers

  • HAL Id : inria-00075331, version 1

Citation

Patrice Frison, Eric Gautrin, Dominique Lavenier, Jean-Luc Scharbarg. Réseaux systoliques spécifiques à base du processeur API15C. [Rapport de recherche] RR-1227, INRIA. 1990. ⟨inria-00075331⟩

Share

Metrics

Record views

527

Files downloads

82