Skip to Main content Skip to Navigation
Reports

Un Réseau systolique intégré pour la correction de fautes de frappe

Dominique Lavenier 1
1 API - Parallel VLSI Architectures
IRISA - Institut de Recherche en Informatique et Systèmes Aléatoires, INRIA Rennes
Résumé : Ce rapport présente la réalisation d'un circuit VLSI spécialisé pour la correction de fautes de frappe. L'architecture du circuit est basée sur une structure réguliere, un réseau systolique bidimensionnel de 69 processeurs. La méthodologie suivie pendant la conception du circuit tire profit de cette regularité, notamment pendant les phases de validation.
Document type :
Reports
Complete list of metadata

https://hal.inria.fr/inria-00076995
Contributor : Rapport de Recherche Inria <>
Submitted on : Monday, May 29, 2006 - 11:48:09 AM
Last modification on : Thursday, February 11, 2021 - 2:48:04 PM
Long-term archiving on: : Friday, May 13, 2011 - 10:25:37 PM

Identifiers

  • HAL Id : inria-00076995, version 1

Citation

Dominique Lavenier. Un Réseau systolique intégré pour la correction de fautes de frappe. [Rapport de recherche] RR-1755, INRIA. 1992. ⟨inria-00076995⟩

Share

Metrics

Record views

256

Files downloads

85