| HAL-Inria | Publications, software ... of Inria's scientists |
Conference papers
Reconfigurable Operator Based Multimedia Embedded Processor
Daniel Menard
1
Emmanuel Casseau
1
Shafqat Khan
1
Olivier Sentieys
1
S. Chevobbe
2
S. Guyetant
2
R. David
2
1
CAIRN - Energy Efficient Computing ArchItectures with Embedded Reconfigurable Resources
Inria Rennes – Bretagne Atlantique , IRISA-D3 - ARCHITECTURE
Daniel Menard 1
Mail :
Author Employer institution : Institut National de Recherche en Informatique et en Automatique IdHAL : daniel-menard
Emmanuel Casseau 1
Mail :
Author Employer institution : Institut National de Recherche en Informatique et en Automatique
Shafqat Khan 1
Mail :
Author Employer institution : Institut National de Recherche en Informatique et en Automatique
Olivier Sentieys 1
Mail :
Author Employer institution : Institut National de Recherche en Informatique et en Automatique IdHAL : olivier-sentieys
1
CAIRN - Energy Efficient Computing ArchItectures with Embedded Reconfigurable Resources (Campus de Beaulieu 35042 Rennes cedex - France)
- Inria Rennes – Bretagne Atlantique (Campus de beaulieu
35042 Rennes cedex - France)
- Inria - Institut National de Recherche en Informatique et en Automatique (Domaine de Voluceau Rocquencourt - BP 105 78153 Le Chesnay Cedex - France)
- IRISA-D3 - ARCHITECTURE (France)
- IRISA - Institut de Recherche en Informatique et Systèmes Aléatoires (Avenue du général Leclerc
Campus de Beaulieu
35042 RENNES CEDEX - France)
- UR1 - Université de Rennes 1 (2 rue du Thabor - CS 46510 - 35065 Rennes cedex - France)
- UNIV-RENNES - Université de Rennes (France)
- INSA Rennes - Institut National des Sciences Appliquées - Rennes (20, avenue des Buttes de Coësmes - CS 70839 - 35708 Rennes cedex 7 - France)
- UBS - Université de Bretagne Sud (BP 92116 - 56321 Lorient cedex - France)
- ENS Rennes - École normale supérieure - Rennes (Campus de Ker Lann - avenue Robert Schuman - 35170 Bruz - France)
- Inria - Institut National de Recherche en Informatique et en Automatique (Domaine de Voluceau Rocquencourt - BP 105 78153 Le Chesnay Cedex - France)
- Télécom Bretagne (Technopôle Brest-Iroise CS 83818 29238 BREST Cedex 3 - France)
- CentraleSupélec (3, rue Joliot Curie, Plateau de Moulon, 91192 GIF-SUR-YVETTE Cedex - France)
- CNRS - Centre National de la Recherche Scientifique : UMR6074 (France)
- UR1 - Université de Rennes 1 (2 rue du Thabor - CS 46510 - 35065 Rennes cedex - France)
- IRISA - Institut de Recherche en Informatique et Systèmes Aléatoires (Avenue du général Leclerc
Campus de Beaulieu
35042 RENNES CEDEX - France)
2
LIST - Laboratoire d'Intégration des Systèmes et des Technologies (DRT/LIST
Nano-INNOV
Avenue de la Vauve
91120 Palaiseau
- France)
- DRT (CEA) - Direction de Recherche Technologique (CEA) : DRT/LIST (France)
- CEA - Commissariat à l'énergie atomique et aux énergies alternatives : DRT (Centre de Saclay Centre de Grenoble Centre de Cadarache etc - France)
- Université Paris-Saclay (Espace Technologique, Bat. Discovery - RD 128 - 2e ét., 91190 Saint-Aubin - France)
Abstract : Image processing applications need embedded devices that can integrate evolutionary standards or various standards, that is to say devices have to be flexible to implement different algorithms at different times. In other respects these devices are constrained with stringent power requirements as well as high performance. Reconfigurable processor can address these points. However, previous reconfigurable architectures suffer from their interconnect cost and do not meet low power constraints. In this paper preliminary work about the design of a reconfigurable processor based on a coarse-grain granularity tailored for multimedia applications is presented. The architecture is flexible and scalable. Coarse-grain operators can be optimized in term of the function they implement, the data word-length and the parallelism speed-up. The processor is designed to limit interconnection overhead.
Document type :
Conference papers
Complete list of metadatas
https://hal.inria.fr/inria-00432566
Contributor : Daniel Menard <>
Submitted on : Monday, November 16, 2009 - 4:18:23 PM
Last modification on : Friday, July 10, 2020 - 4:25:45 PM
Contributor : Daniel Menard <>
Submitted on : Monday, November 16, 2009 - 4:18:23 PM
Last modification on : Friday, July 10, 2020 - 4:25:45 PM
Links full text
Identifiers
- HAL Id : inria-00432566, version 1
- DOI : 10.1007/978-3-642-00641-8_7
Collections
CNRS | INRIA | IRISA | UNIV-RENNES1 | IRISA-D3 | INSTITUT-TELECOM | CEA | DRT | UR1-UFR-ISTIC | LIST | UNIV-RENNES | INSA-RENNES
Citation
Daniel Menard, Emmanuel Casseau, Shafqat Khan, Olivier Sentieys, S. Chevobbe, et al.. Reconfigurable Operator Based Multimedia Embedded Processor. Reconfigurable Computing: Architectures, Tools and Applications, Mar 2009, Karlsruhe, Germany. pp.39--49, ⟨10.1007/978-3-642-00641-8_7⟩. ⟨inria-00432566⟩
Metrics
Record views