A Fault-Tolerant Layer For Dynamically Reconfigurable Multi-Processor System-On-Chip - Inria - Institut national de recherche en sciences et technologies du numérique Accéder directement au contenu
Communication Dans Un Congrès Année : 2009

A Fault-Tolerant Layer For Dynamically Reconfigurable Multi-Processor System-On-Chip

Domaines

Architectures Matérielles [cs.AR] Systèmes embarqués

Sébastien Pillement  : Connectez-vous pour contacter le contributeur

https://inria.hal.science/inria-00446946

Soumis le : mercredi 13 janvier 2010-17:31:56

Dernière modification le : vendredi 24 mars 2023-14:52:52

Fichier non déposé

Dates et versions

inria-00446946 , version 1 (13-01-2010)

Identifiants

  • HAL Id : inria-00446946 , version 1

Citer

Hung-Manh Pham, Sébastien Pillement, Didier Demigny. A Fault-Tolerant Layer For Dynamically Reconfigurable Multi-Processor System-On-Chip. International Conference on ReConFigurable Computing and FPGAs, ReConFig'09, Dec 2009, Cancun, Mexico. ⟨inria-00446946⟩

Exporter

BibTeX XML-TEI Dublin Core DC Terms EndNote DataCite

Collections

INSTITUT-TELECOM EC-PARIS UNIV-RENNES1 CNRS INRIA INSA-RENNES IRISA IRISA-D3 INRIA2 UR1-MATH-STIC UR1-UFR-ISTIC UNIV-RENNES UR1-MATH-NUM
87 Consultations
0 Téléchargements

Partager

Gmail Facebook X LinkedIn More