A Fault-Tolerant Layer For Dynamically Reconfigurable Multi-Processor System-On-Chip

Hung-Manh Pham 1 Sébastien Pillement 1 Didier Demigny 1
1 CAIRN - Energy Efficient Computing ArchItectures with Embedded Reconfigurable Resources
Inria Rennes – Bretagne Atlantique , IRISA-D3 - ARCHITECTURE
Type de document :
Communication dans un congrès
International Conference on ReConFigurable Computing and FPGAs, ReConFig'09, Dec 2009, Cancun, Mexico. 2009
Liste complète des métadonnées
https://hal.inria.fr/inria-00446946
Contributeur : Sébastien Pillement <>
Soumis le : mercredi 13 janvier 2010 - 17:31:56
Dernière modification le : mercredi 16 mai 2018 - 11:23:26

Identifiants

  • HAL Id : inria-00446946, version 1

Collections

INRIA | IRISA | IRISA-D3 | UR1-UFR-ISTIC | UNIV-RENNES

Citation

Hung-Manh Pham, Sébastien Pillement, Didier Demigny. A Fault-Tolerant Layer For Dynamically Reconfigurable Multi-Processor System-On-Chip. International Conference on ReConFigurable Computing and FPGAs, ReConFig'09, Dec 2009, Cancun, Mexico. 2009. 〈inria-00446946〉

Exporter

BibTeX TEI DC DCterms EndNote

Partager

Métriques

Consultations de la notice

195

Contact


archive-ouverte@inria.fr