A Parallel and Modular Architecture for 802.16e LDPC Codes

Abstract : We propose a parallel and modular architecture well suited to 802.16e WiMax LDPC code decoding. The proposed design is fully compliant with all the code classes defined by the WiMax standard. It has been validated through an implementation on a Xilinx Virtex5 FPGA component. A four or six-module FPGA design yields a throughput ranging from 10 to 30 Mbit/s by means of 20 iterations at a clock frequency of 160 MHz which mostly satisfies communication throughput in the case of the WiMax Mobile communication.
Type de document :
Communication dans un congrès
11th EUROMICRO Conference on Digital System Design Architectures, Methods and Tools (DSD 2008), Sep 2008, Parme, Italy. pp.418 - 421, 2008
Liste complète des métadonnées

Littérature citée [7 références]  Voir  Masquer  Télécharger

https://hal.inria.fr/inria-00449834
Contributeur : François Charot <>
Soumis le : vendredi 22 janvier 2010 - 17:42:19
Dernière modification le : mardi 16 janvier 2018 - 15:54:13
Document(s) archivé(s) le : vendredi 18 juin 2010 - 01:19:56

Fichier

charot_dsd08.pdf
Fichiers éditeurs autorisés sur une archive ouverte

Identifiants

  • HAL Id : inria-00449834, version 1

Citation

François Charot, Christophe Wolinski, Nicolas Fau, François Hamon. A Parallel and Modular Architecture for 802.16e LDPC Codes. 11th EUROMICRO Conference on Digital System Design Architectures, Methods and Tools (DSD 2008), Sep 2008, Parme, Italy. pp.418 - 421, 2008. 〈inria-00449834〉

Partager

Métriques

Consultations de la notice

198

Téléchargements de fichiers

180