Résumé : Dans cet article, nous présentons un flot IDM de conception de SoC (System-On-Chip) basé sur l'utilisation du profile UML MARTE (Modeling and Analysis of Real-Time Embedded Systems), dédié à la conception et l'analyse de système temps réel embarqués et récemment standardisé par l'OMG. Le flot présenté adresse les problématiques de la communauté de l'ESL (Electronic System Level) et s'inscrit dans le cadre du projet MoPCoM (http://www.mopcom.fr).
Type de document :
Article dans une revue
Génie Logiciel - Ingéniérie dirigée par les modèles, Revue Génie Logiciel - AFCET, 2009
https://hal.inria.fr/inria-00468656
Contributeur : Didier Vojtisek
<>
Soumis le : mercredi 31 mars 2010 - 12:03:48
Dernière modification le : mercredi 16 mai 2018 - 11:23:06
Document(s) archivé(s) le : vendredi 19 octobre 2012 - 11:05:35
