Hardware Task Scheduling for Heterogeneous SoC Architectures - Inria - Institut national de recherche en sciences et technologies du numérique Accéder directement au contenu
Communication Dans Un Congrès Année : 2007

Hardware Task Scheduling for Heterogeneous SoC Architectures

Domaines

Architectures Matérielles [cs.AR]

Sébastien Pillement  : Connectez-vous pour contacter le contributeur

https://inria.hal.science/inria-00536691

Soumis le : mardi 16 novembre 2010-17:31:24

Dernière modification le : lundi 11 mars 2024-14:37:12

Fichier non déposé

Dates et versions

inria-00536691 , version 1 (16-11-2010)

Identifiants

  • HAL Id : inria-00536691 , version 1

Citer

Imène Benkermi, Daniel Chillet, Sébastien Pillement, Olivier Sentieys. Hardware Task Scheduling for Heterogeneous SoC Architectures. European Signal Processing Conference (EUSIPCO), 2007, Poznan, Poland. ⟨inria-00536691⟩

Exporter

BibTeX XML-TEI Dublin Core DC Terms EndNote DataCite

Collections

EC-PARIS UNIV-RENNES1 CNRS INRIA INSA-RENNES ENSSAT IRISA INRIA2 UR1-MATH-STIC UR1-UFR-ISTIC UNIV-RENNES INSA-GROUPE UR1-MATH-NUM
136 Consultations
0 Téléchargements

Partager

Gmail Facebook X LinkedIn More