Accelerating HMMER on FPGA using Parallel Prefixes and Reductions - Inria - Institut national de recherche en sciences et technologies du numérique Accéder directement au contenu
Communication Dans Un Congrès Année : 2010

Accelerating HMMER on FPGA using Parallel Prefixes and Reductions

Résumé

HMMER is a widely used tool in bioinformatics, based on Profile Hidden Markov Models. The computation kernels of HMMER i.e. MSV and P7Viterbi are very compute intensive and data dependencies restrict to sequential execution. In this paper, we propose an original parallelization scheme for HMMER by rewriting their mathematical formulation, to expose the hidden potential parallelization opportunities. Our parallelization scheme targets FPGA technology, and our architecture can achieve 10 times speedup compared with that of latest HMMER3 SSE version, while not compromising on sensitivity of original algorithm.
HMMER est un outil basé sur la notion de profils à base de modèles de Markov cachés, qui est très largement utilisé en bio-informatique. Les parties critiques de l'algorithme (fonctions MSV et P7Viterbi) utilisées dans HMMER sont très consommatrices en temps de calcul et réputées très difficiles à paralléliser. Dans cet article, nous proposons un schéma de parallélisation original pour HMMER, basé sur une reformulation mathématique de l'algorithme qui permet de découvrir de nouvelles possibilités de parallélisation bien adaptées à des implantations matérielles dédiées. Nous avons implanté cette approche sur un accélérateur FPGA et avons mesuré des gains en performance supérieurs à 10 par rapport à l'implémentation logicielle de HMMER3, laquelle exploite pourtant déjà de manière extrêmement efficace les extensions SIMD des processeurs x86.
Fichier non déposé

Dates et versions

inria-00554191 , version 1 (10-01-2011)

Identifiants

  • HAL Id : inria-00554191 , version 1

Citer

Naeem Abbas, Steven Derrien, Patrice Quinton, Sanjay Rajopadhye. Accelerating HMMER on FPGA using Parallel Prefixes and Reductions. Proc. of the IEEE International Conference on Field-Programmable Technology (FPT'10), Dec 2010, Beijing, China, China. x-proceedings = yes, x-international-audience = yes, x-editorial-board = yes, x-invited-conference. ⟨inria-00554191⟩
91 Consultations
0 Téléchargements

Partager

Gmail Facebook X LinkedIn More