Automatic Synthesis of Hardware Accelerators from High-Level Specifications of Physical Layers for Flexible Radio

Ganda Stephane Ouedraogo 1
1 CAIRN - Energy Efficient Computing ArchItectures with Embedded Reconfigurable Resources
Inria Rennes – Bretagne Atlantique , IRISA-D3 - ARCHITECTURE
Résumé : L’internet des objets vise à connecter des milliards d’objets physiques ainsi qu’à les rendre accessibles depuis le monde numérique que représente l’internet d’aujourd’hui. Pour ce faire, l’accès à ces objets sera majoritairement réalisé sans fil et sans utiliser d’infrastructures prédéfinies ou de normes spécifiques. Une telle technologie nécessite de définir et d’implémenter des nœuds radio intelligents capables de s’adapter à différents protocoles physiques de communication. Nos travaux de recherches ont consisté à définir un flot de conception pour ces nœuds intelligents partant de leur modélisation à haut niveau jusqu’à leur implémentation sur des cibles de types FPGA. Ce flot vise à améliorer la programmabilité des formes d’ondes par l’utilisation de spécification de haut niveau exécutables et synthétisables, il repose sur la synthèse de haut niveau (HLS pour High Level Synthesis) pour le prototypage rapide des briques de base ainsi que sur le modèle de calcul de types flot de données des formes d’ondes radio. Le point d’entrée du flot consiste en un langage à usage spécifique (DSL pour Domain Specific Language) qui permet de modéliser à haut niveau une forme d’onde tout en insérant des contraintes d’implémentation pour des architectures reconfigurables telles que les FPGA. Il est associé à un compilateur qui permet de générer du code synthétisable ainsi que des scripts de synthèse. La forme d’onde finale est composée d’un chemin de données et d’une entité de contrôle implémentée sous forme d’une machine d’état hiérarchique.
Type de document :
Thèse
Hardware Architecture [cs.AR]. Université de Rennes 1, 2014. English
Liste complète des métadonnées

Littérature citée [91 références]  Voir  Masquer  Télécharger

https://hal.inria.fr/tel-01096012
Contributeur : Matthieu Gautier <>
Soumis le : mardi 16 décembre 2014 - 16:09:14
Dernière modification le : mercredi 2 août 2017 - 10:08:16
Document(s) archivé(s) le : lundi 23 mars 2015 - 14:17:55

Identifiants

  • HAL Id : tel-01096012, version 1

Citation

Ganda Stephane Ouedraogo. Automatic Synthesis of Hardware Accelerators from High-Level Specifications of Physical Layers for Flexible Radio. Hardware Architecture [cs.AR]. Université de Rennes 1, 2014. English. 〈tel-01096012〉

Partager

Métriques

Consultations de
la notice

407

Téléchargements du document

467