Élimination des circuits nuls dans les graphes cycliques pour l'ordonnancement périodique de tâches
Résumé
Cet exposé apporte une réponse à un problème ouvert pour l'optimisation de codes embarqués pour une famille spécifique de processeurs, appelés VLIW ou DSP. Dans cette famille de processeurs, les latences d'écriture et de lecture dans les registres sont visibles au niveau du programme. En d'autres termes, lorsqu'une instruction lit ou écrit dans un registre, le programme doit faire en sorte de garantir la latence d'accès en registres. Cette spécificité des processeurs VLIW ou DSP rend l'optimisation des registres plus délicate mais simplifie la conception architecturale de ces processeurs. Jusqu'à présent, il n'y a pas eu de réponse satisfaisante dans la communauté d'optimisation de codes concernant l'optimisation des registres dans ce type de processeurs. Notre modèle théorique [1] définit bien le problème mais n'a apporté qu'une solution partielle jusqu'à présent. Dans cet exposé, nous vous présentons notre dernier développement sur ce sujet en apportant une heuristique itérative se basant sur la programmation linéaire.