An Architecture for tolerating processor failures in shared-memory multiprocessors

Michel Banâtre 1 Alain Gefflaut 1 Philippe Joubert 1 Christine Morin 1 Pete Lee 2
1 SOLIDOR - Design of Distributed Operating Systems
IRISA - Institut de Recherche en Informatique et Systèmes Aléatoires, INRIA Rennes
2 Department of Computing Science [Newcastle]
Abstract : no abstract
Keywords : TAF FASST
Type de document :
Article dans une revue
IEEE Transactions on Computers, Institute of Electrical and Electronics Engineers, 1996, 45 (10), pp.1101--1115
Liste complète des métadonnées
https://hal.inria.fr/hal-01271108
Contributeur : Christine Morin <>
Soumis le : lundi 8 février 2016 - 18:01:30
Dernière modification le : mercredi 11 avril 2018 - 02:01:12

Identifiants

  • HAL Id : hal-01271108, version 1

Collections

INRIA | IRISA | UR1-UFR-ISTIC | UNIV-RENNES | INRIA-RENGRE

Citation

Michel Banâtre, Alain Gefflaut, Philippe Joubert, Christine Morin, Pete Lee. An Architecture for tolerating processor failures in shared-memory multiprocessors. IEEE Transactions on Computers, Institute of Electrical and Electronics Engineers, 1996, 45 (10), pp.1101--1115. 〈hal-01271108〉

Exporter

BibTeX TEI DC DCterms EndNote

Partager

Métriques

Consultations de la notice

337

Contact


archive-ouverte@inria.fr