Synthesis of Data-Flow Interfaces for Regular Parallel Programs - Inria - Institut national de recherche en sciences et technologies du numérique Accéder directement au contenu
Rapport (Rapport De Recherche) Année : 1999

Synthesis of Data-Flow Interfaces for Regular Parallel Programs

Franck Bardoult
  • Fonction : Auteur
Codesign of Silicon Systems
Patrice Quinton
  • Fonction : Auteur
  • PersonId : 833432
Codesign of Silicon Systems
Sanjay Rajopadhye
  • Fonction : Auteur
Codesign of Silicon Systems
Tanguy Risset
Codesign of Silicon Systems

Résumé

We present a method for generating an interface between an architecture executing a regular program and a host processor, during an hardware-software co-design process. The interface is generated by static analysis of a single assignment Alfa program and of its scheduling. This method is implement- ed in the MMAlpha design environment, and was experimented on a H261 image coder.

Domaines

Autre [cs.OH]
Fichier principal
Vignette du fichier
RR-3760.pdf (120.28 Ko) Télécharger le fichier

Rapport De Recherche Inria  : Connectez-vous pour contacter le contributeur

https://inria.hal.science/inria-00072902

Soumis le : mercredi 24 mai 2006-11:14:32

Dernière modification le : vendredi 24 mars 2023-14:52:47

Archivage à long terme le : dimanche 4 avril 2010-23:27:13

Télécharger pour visualiser

Dates et versions

inria-00072902 , version 1 (24-05-2006)

Identifiants

  • HAL Id : inria-00072902 , version 1

Citer

Franck Bardoult, Patrice Quinton, Sanjay Rajopadhye, Tanguy Risset. Synthesis of Data-Flow Interfaces for Regular Parallel Programs. [Research Report] RR-3760, INRIA. 1999. ⟨inria-00072902⟩

Exporter

BibTeX XML-TEI Dublin Core DC Terms EndNote DataCite

Collections

EC-PARIS UNIV-RENNES1 CNRS INRIA INSA-RENNES IRISA INRIA-RRRT INRIA2 LARA UR1-MATH-STIC UR1-UFR-ISTIC UNIV-RENNES INSA-GROUPE UR1-MATH-NUM
94 Consultations
160 Téléchargements

Partager

Gmail Facebook X LinkedIn More