Study of monocrystalline 4H-SiC surface structuring for advanced MOS devices
Étude de la structuration de surface du 4H-SiC monocristallin pour des composants MOS avancés
Résumé
MOSFETs based on 4H-SiC are among the most promising power electronics devices for many applications. However, their performances are still optimizable due to the low mobility of charge carriers in the inversion channel, which is attributed to the presence of electron traps at the 4H-SiC/SiO2 interface. Recent studies suggest that these traps are mostly located at the edges of the steps on the 4H-SiC surface. The density of these traps and their influence could be modulated by structuring the surface into regular and parallel macrosteps. This study was carried out within the framework of the ANR project "RiseMOS" and deals with the use of a SiC/Si(liq)/SiC "sandwich" configuration to structure the surface of single crystalline 4H-SiC substrates (4°off, Si face) into macrosteps. The thermal treatments were performed in a CVD reactor, between 1500 °C and 1600 °C under H2. Such conditions systematically lead to the reconstruction of the two SiC wafers of the stack into macrosteps, but these steps are often irregular and not homogeneously distributed. The driving force of this structuring has been identified as the thermal gradient within the stack which generates a transport of SiC from the bottom (hot = dissolution) to the top (cold = growth). The exploration of different experimental conditions has highlighted the deleterious influence of some parameters such as a too high liquid Si thickness (electromagnetic convections generated in the liquid) or the use of Ar carrier gas (gas trapping, thermal gradient). By optimizing the structuring conditions, homogeneously reconstructed surfaces into parallel and regular macrosteps of 4-5 μm terraces width were obtained. Preliminary electrical characterizations were carried out on these structured surfaces and have allowed us to estimate the possible influence of these macrosteps on electronic devices such as MOSFETs or Schottky diodes.
Les transistors MOSFET à base de 4H-SiC font partie des composants électroniques de puissance les plus prometteurs pour de nombreuses applications. Leurs performances restent cependant encore optimisables, en raison de la faible mobilité des porteurs de charge au niveau du canal d’inversion, attribuée à la présence de pièges électroniques à l’interface 4H-SiC/SiO2. Des études récentes suggèrent que ces pièges seraient localisés en majorité sur les bords de marche à la surface du 4H-SiC. La densité de ces pièges et leur influence pourraient être modulées en structurant la surface en macro-marches régulières et parallèles. Cette étude, réalisée dans le cadre du projet ANR "RiseMOS", porte sur l'utilisation d'une configuration "sandwich" SiC/Si(liq)/SiC pour structurer la surface de substrats 4H-SiC monocristallins (4°off, face Si) en macro-marches. Les traitements thermiques ont été réalisés dans un réacteur CVD, entre 1500 °C et 1600 °C sous H2. De telles conditions entraînent systématiquement la reconstruction en macro-marches des deux substrats de SiC de l'empilement mais ces marches sont très souvent irrégulières et peu homogènes. Le moteur de cette structuration a été identifié comme étant le gradient thermique dans l'empilement qui génère un transport de SiC du bas (chaud = dissolution) vers le haut (froid = croissance). L'exploration de différentes conditions expérimentales a mis en évidence l'influence délétère de certains paramètres tels qu’une épaisseur de Si liquide trop importante (engendrement de convection électromagnétique dans le liquide) ou l'emploi de gaz vecteur Ar (piégeage de gaz, gradient thermique). En optimisant les conditions de structuration, nous avons obtenu des surfaces homogènement reconstruites en macro-marches parallèles et régulières avec des terrasses de 4-5 μm de largeur. Des caractérisations électriques préliminaires réalisées sur ces surfaces structurées ont permis d'estimer l'influence possible de ces macro-marches sur les dispositifs électroniques de type MOSFET ou diode Schottky.
Origine : Version validée par le jury (STAR)