Sélection d'instructions et ordonnancement parallèle simultanés pour la conception de processeurs spécialisés

Résumé : Ce papier présente une méthode basée sur la programmation par contraintes qui résout de manière simultanée la sélection d'instructions et l'ordonnancement parallèle pour des processeurs spécialisés. Cette phase prend en entrée une bibliothèque de motifs, soit générée, soit décrite manuellement par le concepteur. Les résultats expérimentaux montrent une amélioration du temps d'exécution des applications allant jusqu'à un facteur 2 pour un surcoût matériel de 5,45%. Cette méthode est intégrée à un flot de conception mis en œuvre grâce aux techniques avancées du génie logiciel. Ce flot offre au concepteur la possibilité de décrire à haut niveau les instructions spécialisées et s'appuie sur les outils de synthèse pour en déterminer la latence.
Type de document :
Communication dans un congrès
Symposium en Architecture de Machines (Sympa'14), May 2011, St Malo, France. 2011
Liste complète des métadonnées

Littérature citée [24 références]  Voir  Masquer  Télécharger

https://hal.inria.fr/hal-00640999
Contributeur : François Charot <>
Soumis le : lundi 14 novembre 2011 - 15:57:42
Dernière modification le : mercredi 16 mai 2018 - 11:23:26
Document(s) archivé(s) le : vendredi 16 novembre 2012 - 10:51:59

Fichier

SympA2011.pdf
Fichiers produits par l'(les) auteur(s)

Identifiants

  • HAL Id : hal-00640999, version 1

Citation

Antoine Floch, François Charot, Steven Derrien, Kevin Martin, Antoine Morvan, et al.. Sélection d'instructions et ordonnancement parallèle simultanés pour la conception de processeurs spécialisés. Symposium en Architecture de Machines (Sympa'14), May 2011, St Malo, France. 2011. 〈hal-00640999〉

Partager

Métriques

Consultations de la notice

455

Téléchargements de fichiers

219