Sequential Multiplier with Sub-linear Gate Complexity - Archive ouverte HAL Access content directly
Reports (Research Report) Year : 2012

Sequential Multiplier with Sub-linear Gate Complexity

(1) , (2)
1
2

Abstract

In this article, we present a new sequential multiplier for extended binary finite fields. Like its existing counterparts, the proposed multiplier has a linear complexity in flip-flop or temporary storage requirements, but a sub-linear complexity in gate counts. For the underlying polynomial multiplication, the proposed field multiplier relies on the Horner scheme.
Dans cet article, nous présentons un nouveau mutiplieur séquentiel pour des extension de corps binaire. De la même manière que pour les multiplieur séquentiel usuel, le multiplieur proposé a lui aussi une complexité linéaire en mémoire temporaire (flip-flop), mais a, en contre partie, une complexité en porte (XOR et ET logique) sous-linéaire. La multiplication polynomiale sous-jacente est basé sur la méthode de Horner.
Fichier principal
Vignette du fichier
sub-linv16.pdf (164.65 Ko) Télécharger le fichier
Origin : Files produced by the author(s)
Loading...

Dates and versions

hal-00712085 , version 1 (26-06-2012)

Identifiers

  • HAL Id : hal-00712085 , version 1

Cite

Anwar Hasan, Christophe Negre. Sequential Multiplier with Sub-linear Gate Complexity. [Research Report] 2012, pp.12. ⟨hal-00712085⟩
161 View
493 Download

Share

Gmail Facebook Twitter LinkedIn More