Skip to Main content Skip to Navigation
Theses

Architecture FPGA améliorée et flot de conception pour une reconfiguration matérielle en ligne efficace

Résumé : Les capacités d'auto-reconfiguration des architectures FPGA modernes ouvrent la voie à des applications dynamiques capables d'adapter leur fonctionnement pour répondre à des évènements ponctuels. Les flots de reconfiguration des architectures commerciales sont aujourd'hui aboutis mais limités par des contraintes inhérentes à la complexité de ces circuits. Dans cette thèse, plusieurs contributions sont avancées afin de proposer une architecture FPGA reconfigurable permettant le placement dynamique de tâches matérielles. Dans un premier temps, une représentation intermédiaire des données de configuration de ces tâches, indépendante de leur positionnement final, est présentée. Cette représentation permet notamment d'atteindre des taux de compression allant jusqu'à 11x par rapport à la représentation brute d'une tâche. Un flot de conception basé sur des outils de l'état de l'art accompagne cette représentation et génère des tâches relogeables à partir d'une description haut-niveau. Ensuite, le comportement en ligne de ce mécanisme est étudié. Deux algorithmes permettant le décodage de ces tâches et la génération en temps-réel des données de configuration propres à l'architectures son décrits. Par ailleurs, une amélioration du réseau d'interconnexion d'une architecture FPGA est proposée pour accroître la flexibilité du placement de tâches hétérogènes, avec une augmentation de 10% en moyenne du délai du chemin critique. Enfin, une alternative programmable aux mémoires de configuration de ces circuits est étudiée pour faciliter leur reconfiguration partielle.
Document type :
Theses
Complete list of metadatas

Cited literature [67 references]  Display  Hide  Download

https://hal.inria.fr/tel-01253498
Contributor : Abes Star :  Contact
Submitted on : Monday, June 27, 2016 - 11:39:10 AM
Last modification on : Friday, March 6, 2020 - 1:33:39 AM
Document(s) archivé(s) le : Wednesday, September 28, 2016 - 11:04:14 AM

File

HURIAUX_Christophe.pdf
Version validated by the jury (STAR)

Identifiers

  • HAL Id : tel-01253498, version 3

Citation

Christophe Huriaux. Architecture FPGA améliorée et flot de conception pour une reconfiguration matérielle en ligne efficace. Architectures Matérielles [cs.AR]. Université Rennes 1, 2015. Français. ⟨NNT : 2015REN1S140⟩. ⟨tel-01253498v3⟩

Share

Metrics

Record views

524

Files downloads

866